mirror of
https://github.com/openmv/openmv.git
synced 2025-11-04 14:49:50 +08:00
Clean up pincfg.h
This commit is contained in:
parent
a2f6cc6066
commit
a1e4f79256
144
src/omv/pincfg.h
144
src/omv/pincfg.h
@ -8,35 +8,7 @@
|
||||
*/
|
||||
#ifndef __PINCFG_H__
|
||||
#define __PINCFG_H__
|
||||
#include <stm32f4xx_hal.h>
|
||||
/* GPIO struct */
|
||||
typedef struct {
|
||||
GPIO_TypeDef *port;
|
||||
uint16_t pin;
|
||||
} gpio_t;
|
||||
|
||||
extern const gpio_t gpio_pins[];
|
||||
#ifdef OPENMV1
|
||||
|
||||
/* GPIOs */
|
||||
typedef enum {
|
||||
GPIO_PC12, //P1
|
||||
GPIO_PB11, //P2
|
||||
GPIO_PC11, //P3
|
||||
GPIO_PB10, //P4
|
||||
GPIO_PC10, //P5
|
||||
GPIO_PA15, //P6 (P7 in schematic)
|
||||
GPIO_ID_MAX,
|
||||
} gpio_id_t;
|
||||
|
||||
#define GPIO_PINS_QSTR\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P1), MP_OBJ_NEW_SMALL_INT(GPIO_PC12)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P2), MP_OBJ_NEW_SMALL_INT(GPIO_PB11)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P3), MP_OBJ_NEW_SMALL_INT(GPIO_PC11)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P4), MP_OBJ_NEW_SMALL_INT(GPIO_PB10)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P5), MP_OBJ_NEW_SMALL_INT(GPIO_PC10)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_P6), MP_OBJ_NEW_SMALL_INT(GPIO_PA15)}
|
||||
|
||||
/* SCCB/I2C */
|
||||
#define SCCB_I2C (I2C1)
|
||||
#define SCCB_AF (GPIO_AF4_I2C1)
|
||||
@ -46,32 +18,6 @@ typedef enum {
|
||||
#define SCCB_SCL_PIN (GPIO_PIN_8)
|
||||
#define SCCB_SDA_PIN (GPIO_PIN_9)
|
||||
|
||||
/* SPI */
|
||||
#define USR_SPI (SPI3)
|
||||
#define USR_SPI_AF (GPIO_AF6_SPI3)
|
||||
#define USR_SCLK_PIN (GPIO_PIN_10)
|
||||
#define USR_MISO_PIN (GPIO_PIN_11)
|
||||
#define USR_MOSI_PIN (GPIO_PIN_12)
|
||||
|
||||
#define USR_SCLK_PORT (GPIOC)
|
||||
#define USR_MISO_PORT (GPIOC)
|
||||
#define USR_MOSI_PORT (GPIOC)
|
||||
|
||||
#define USR_SPI_CLK_ENABLE() __SPI3_CLK_ENABLE()
|
||||
#define USR_SPI_CLK_DISABLE() __SPI3_CLK_DISABLE()
|
||||
|
||||
/* UART */
|
||||
#define UARTx (USART3)
|
||||
#define UARTx_TX_AF (GPIO_AF7_USART3)
|
||||
#define UARTx_RX_AF (GPIO_AF7_USART3)
|
||||
#define UARTx_CLK_ENABLE() __USART3_CLK_ENABLE()
|
||||
|
||||
#define UARTx_TX_PIN (GPIO_PIN_10)
|
||||
#define UARTx_TX_PORT (GPIOB)
|
||||
|
||||
#define UARTx_RX_PIN (GPIO_PIN_11)
|
||||
#define UARTx_RX_PORT (GPIOB)
|
||||
|
||||
/* DCMI */
|
||||
#define DCMI_TIM (TIM1)
|
||||
#define DCMI_TIM_PIN (GPIO_PIN_9)
|
||||
@ -120,59 +66,27 @@ typedef enum {
|
||||
#define DCMI_PWDN_HIGH() HAL_GPIO_WritePin(DCMI_PWDN_PORT, DCMI_PWDN_PIN, GPIO_PIN_SET)
|
||||
|
||||
/* uSD */
|
||||
#define SD_SPI (SPI2)
|
||||
#define SD_SPI_AF (GPIO_AF5_SPI2)
|
||||
#define SD_CD_PIN (GPIO_PIN_0)
|
||||
#define SD_CS_PIN (GPIO_PIN_1)
|
||||
#define SD_SCLK_PIN (GPIO_PIN_13)
|
||||
#define SD_MISO_PIN (GPIO_PIN_2)
|
||||
#define SD_MOSI_PIN (GPIO_PIN_3)
|
||||
#define SD_SPI (SPI2)
|
||||
#define SD_SPI_AF (GPIO_AF5_SPI2)
|
||||
#define SD_CD_PIN (GPIO_PIN_0)
|
||||
#define SD_CS_PIN (GPIO_PIN_1)
|
||||
#define SD_SCLK_PIN (GPIO_PIN_13)
|
||||
#define SD_MISO_PIN (GPIO_PIN_2)
|
||||
#define SD_MOSI_PIN (GPIO_PIN_3)
|
||||
|
||||
#define SD_CD_PORT (GPIOC)
|
||||
#define SD_CS_PORT (GPIOC)
|
||||
#define SD_SCLK_PORT (GPIOB)
|
||||
#define SD_MISO_PORT (GPIOC)
|
||||
#define SD_MOSI_PORT (GPIOC)
|
||||
#define SD_CD_PORT (GPIOC)
|
||||
#define SD_CS_PORT (GPIOC)
|
||||
#define SD_SCLK_PORT (GPIOB)
|
||||
#define SD_MISO_PORT (GPIOC)
|
||||
#define SD_MOSI_PORT (GPIOC)
|
||||
|
||||
#define SD_SPI_CLK_ENABLE() __SPI2_CLK_ENABLE()
|
||||
#define SD_SPI_CLK_DISABLE() __SPI2_CLK_DISABLE()
|
||||
#define SD_SPI_CLK_ENABLE() __SPI2_CLK_ENABLE()
|
||||
#define SD_SPI_CLK_DISABLE() __SPI2_CLK_DISABLE()
|
||||
|
||||
#define SD_SELECT() HAL_GPIO_WritePin(SD_CS_PORT, SD_CS_PIN, GPIO_PIN_RESET)
|
||||
#define SD_DESELECT() HAL_GPIO_WritePin(SD_CS_PORT, SD_CS_PIN, GPIO_PIN_SET)
|
||||
#define SD_SELECT() HAL_GPIO_WritePin(SD_CS_PORT, SD_CS_PIN, GPIO_PIN_RESET)
|
||||
#define SD_DESELECT() HAL_GPIO_WritePin(SD_CS_PORT, SD_CS_PIN, GPIO_PIN_SET)
|
||||
|
||||
#else //OPENMV2
|
||||
|
||||
/* GPIOs */
|
||||
typedef enum {
|
||||
GPIO_PA2,
|
||||
GPIO_PA3,
|
||||
GPIO_PC4,
|
||||
GPIO_PC5,
|
||||
GPIO_PD8,
|
||||
GPIO_PD9,
|
||||
GPIO_PD12,
|
||||
GPIO_PD13,
|
||||
GPIO_PE2,
|
||||
GPIO_PE3,
|
||||
GPIO_PE5,
|
||||
GPIO_PE6,
|
||||
GPIO_ID_MAX,
|
||||
} gpio_id_t;
|
||||
|
||||
#define GPIO_PINS_QSTR\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA1), MP_OBJ_NEW_SMALL_INT(GPIO_PC4)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA2), MP_OBJ_NEW_SMALL_INT(GPIO_PC5)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA3), MP_OBJ_NEW_SMALL_INT(GPIO_PA3)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA4), MP_OBJ_NEW_SMALL_INT(GPIO_PA2)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA5), MP_OBJ_NEW_SMALL_INT(GPIO_PE6)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA6), MP_OBJ_NEW_SMALL_INT(GPIO_PE5)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA7), MP_OBJ_NEW_SMALL_INT(GPIO_PE3)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PA8), MP_OBJ_NEW_SMALL_INT(GPIO_PE2)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PB1), MP_OBJ_NEW_SMALL_INT(GPIO_PD8)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PB2), MP_OBJ_NEW_SMALL_INT(GPIO_PD9)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PB3), MP_OBJ_NEW_SMALL_INT(GPIO_PD12)},\
|
||||
{ MP_OBJ_NEW_QSTR(MP_QSTR_PB4), MP_OBJ_NEW_SMALL_INT(GPIO_PD13)}
|
||||
|
||||
/* SCCB/I2C */
|
||||
#define SCCB_I2C (I2C1)
|
||||
#define SCCB_AF (GPIO_AF4_I2C1)
|
||||
@ -182,32 +96,6 @@ typedef enum {
|
||||
#define SCCB_SCL_PIN (GPIO_PIN_8)
|
||||
#define SCCB_SDA_PIN (GPIO_PIN_9)
|
||||
|
||||
/* SPI */
|
||||
#define USR_SPI (SPI4)
|
||||
#define USR_SPI_AF (GPIO_AF5_SPI4)
|
||||
#define USR_SCLK_PIN (GPIO_PIN_2)
|
||||
#define USR_MISO_PIN (GPIO_PIN_5)
|
||||
#define USR_MOSI_PIN (GPIO_PIN_6)
|
||||
|
||||
#define USR_SCLK_PORT (GPIOE)
|
||||
#define USR_MISO_PORT (GPIOE)
|
||||
#define USR_MOSI_PORT (GPIOE)
|
||||
|
||||
#define USR_SPI_CLK_ENABLE() __SPI4_CLK_ENABLE()
|
||||
#define USR_SPI_CLK_DISABLE() __SPI4_CLK_DISABLE()
|
||||
|
||||
/* UART */
|
||||
#define UARTx (USART3)
|
||||
#define UARTx_TX_AF (GPIO_AF7_USART3)
|
||||
#define UARTx_RX_AF (GPIO_AF7_USART3)
|
||||
#define UARTx_CLK_ENABLE() __USART3_CLK_ENABLE()
|
||||
|
||||
#define UARTx_TX_PIN (GPIO_PIN_8)
|
||||
#define UARTx_TX_PORT (GPIOD)
|
||||
|
||||
#define UARTx_RX_PIN (GPIO_PIN_9)
|
||||
#define UARTx_RX_PORT (GPIOD)
|
||||
|
||||
/* DCMI */
|
||||
#define DCMI_TIM (TIM1)
|
||||
#define DCMI_TIM_PIN (GPIO_PIN_8)
|
||||
|
||||
Loading…
Reference in New Issue
Block a user